Теория Справочник Практикум Контроль знаний Об ЭУМК



Микропроцессорная техника

1 Микропроцессоры и микропроцессорные комплекты

1.1 Определение микропроцессора

В начале 70-х годов успехи технологии в микроэлектронике привели к созданию новой элементной базы электроники - микроэлектронных больших интегральных схем (БИС) {модуль 1 глава 1.6.3}. По степени интеграции (количеству активных элементов: диодов и транзисторов) интегральные схемы (ИС) условно подразделяются на ИС малой степени интеграции - до 100 активных элементов, средней степени интеграции (СИС) - до 1000 активных элементов, БИС - свыше 1000 активных элементов, СБИС - свыше 10000 элементов. Выпуск новой БИС при современном уровне автоматизации проектирования - очень сложный и дорогой процесс из-за больших первоначальных затрат на разработку ее логической структуры и топологии, изготовления фотошаблонов и технологической подготовки производства. Это 0,5-1 год работы большого коллектива. Поэтому изготовление БИС экономически оправдано при их выпуске, исчисляемом десятками-сотнями тысяч штук в год. Выпускать специализированные БИС для каждого конкретного применения практически не реально. В результате поиска областей массового применения микросхем с высоким уровнем интеграции их разработчиками была предложена идея создания одной универсальной БИС или некоторого набора БИС, специализация которых для каждого конкретного случая применения достигается не схемно, а программно. Так появились стандартные универсальные элементы - микропроцессорные БИС со структурой, аналогичной структуре ЭВМ.

Микропроцессор (МП) - это обрабатывающее и управляющее устройство, способное под программным управлением выполнять обработку информации, принятие решений, ввод и вывод информации и выполненное в виде одной или нескольких БИС.


1.2 Технология изготовления МП БИС

Существуют два вида технологии изготовления БИС: биполярная - основанная на применении биполярных транзисторов и МОП (металл - окисел - полупроводник) - технология, основанная на использовании полевых транзисторов.

БИС, изготавливаемые по биполярной технологии, различаются по схематическим способам реализации. В основном применяется транзисторно-транзисторная логика с диодами Шоттки (ТТЛШ) и эмиттерно-связанная логика (ЭСЛ). В логике ТТЛШ используются биполярные n-p-n транзисторы, дополненные диодами Шоттки (ДШ). ДШ представляет собой выпрямительный контакт на границе металл-полупровод­ник Al-nSi. В металле и кремнии основные носители одного и того же типа - электроны, а неосновных носи­телей нет. ДШ открываются при U=0,1-0,3 В и имеют крутую вольт-амперную характеристику. Они под­ключаются параллельно коллекторному переходу n-p-n транзистора и образуют транзистор Шоттки, изготав­ливаемый в едином технологическом процессе. Применение ДШ значительно повышает быстродействие транзистора, так как устраняется насыщение коллекторного перехода и нет рассасывания зарядов в нем.

В МОП технологии {модуль 1 глава 1.5.5} можно выделить 3 схемотехнических способа реализации БИС: МОП с проводимостью канала р- или n-типа (р-МОП или n-МОП) и комплементарная МОП технология (КМОП). КМОП технология использует пары МОП транзисторов n-типа и р-типа, соединенные последовательно (рис.1-1). При любом сигнале на входе один из транзисторов открыт, другой - закрыт. Поэтому ток, протекающий по цепи, очень мал. КМОП БИС имеют наименьшую потребляемую мощность по сравнению с другими видами.

По МОП технологии первые МП БИС (р-МОП) были изготовлены в 1971 г. В них используется управление р-каналом, где основными носителями зарядов являются дырки. Поэтому быстродействие БИС сравнительно невелико. Позднее появились БИС типа n-МОП и КМОП, которые и сейчас широко применяются.


Рис.1-1

ЭСЛ логика основана на применении дифференциального усилителя на двух транзисторах с соединенными эмиттерами (рис.1-2.). Она обеспечивает самое большое быстродействие, но потребляет большую мощность.


Рис.1-2

Основные данные для некоторых МП БИС приведены в таблице.1


Таблица 1


1.3 Структура микропроцессорных систем

Все многообразие МПС основано на применении МП двух типов:
а) однокристальных МП с фиксированной разрядностью слова и с фиксированной системой команд (с жестким управлением);
б) многокристальных (секционных) МП с изменяемой разрядностью слова и с микропрограммным управлением.

Рассмотрим особенности их структуры.


1.3.1 Структура МПС на основе МП с жестким управлением


Рис.1-3

Связь отдельных элементов МПС между собой и с внешними устройствами осуществляется с помощью трех шин. Каждая шина представляет собой магистраль, состоящую из нескольких (8-16) линий.

ША - шина адреса, по которой передаются адреса ячеек памяти и внешних устройств;
ШД - шина данных, по которой информация вводится в МП или выводится из него;
ШУ - шина управления, по которой передаются управляющи сигналы, обеспечивающие нормальное функционирование МПС;
МП - центральный элемент, управляющий функционированием всех остальных элементов; обращается ко всем остальным элементам системы, выставляя на ША их адрес;
Г - генератор тактовых импульсов, синхронизирующий работу МП;
ПЗУ - постоянное запоминающее устройство {модуль 2 глава 9.1}, в котором записаны команды программы, выполняемой МП, и константы, необходимые для работы. По ША поступает адрес ячейки памяти, в которой храниться необходимая команда или константа, и по сигналу Чт (чтение) от МП на ШД появляется информация, хранимая в данной ячейке;
ОЗУ - оперативное запоминающее устройство {модуль 2 глава 9.2}, используемое для временного хранения информации в процессе работы МП. В отличие от ПЗУ, в ОЗУ возможно как считывание, так и запись информации (по сигналам Чт и Зап) в ячейку, адрес которой находится на ША. В простейших МПС ОЗУ может отсутствовать, и его роль выполняют внутренние регистры общего назначения (РОН) МП;
ИУ - интерфейсное устройство (устройство связи), согласующее работу МПС и внешних устройств с учетом различий в скоростях их работы и уровнях сигналов. По сигналу Вв (ввод) на ШУ происходит передача информации от внешнего устройства на ШД, а по сигналу Выв (вывод) - в обратном направлении. Шина данных общая для всех элементов МПС, но элементы системы не должны мешать друг другу. Поэтому выход каждого из них подключен к ШД через так называемую схему с 3-мя состояниями. Она может находиться не только в активных состояниях («0» или «1»), что необходимо для передачи информации, но и в третьем состоянии, в котором элемент практически отключается от общей шины. Перевод из третьего состояния в активное осуществляется управляющими сигналами МП. В каждый момент времени к общей ШД оказывается подключенным только один элемент, передающий информацию, и «конфликт» на ШД исключается. Принимать информацию с ШД могут, при необходимости, сразу несколько элементов. Такая организация МПС с помощью общей ШД является вынужденной и обусловлена тем, что число выводов корпусов БИС ограничено, и одни и те же выводы используются для нескольких целей.


1.3.2 Структура МПС на основе МП с микропрограммным управлением

МП с жестким управлением собирается из n отдельных БИС секций центрального процессорного элемента ЦПЭ, каждая из которых обрабатывает 2 (4, 8, 16) разрядов данных. При этим получается центральный процессор, имеющий 2n (или 4n, 8n, 16n) разрядов. ЦПЭ выполняет самые простые действия - микрооперации при подаче на управляющие входы приказов - микрокоманд (МК). Для выполнения команд, аналогичных командам МП с жестким управлением, требуется до 10-15 микроопераций и столько же микрокоманд. Организация команд из имеющихся микрокоманд предоставляется пользователю.

Основным преимуществом МП с микропрограммным управлением при их появлении была большая скорость обработки информации, что позволяло управлять и контролировать очень быстро протекающие процессы, например, ядерные реакции. В настоящее время их роль существенно снизилась, так как современные многоразрядные МП с жестким управлением и высокой тактовой частотой позволяют обрабатывать информацию еще быстрее.


2 Микропроцессор

2.1 Структура МП К580ВМ80

Рассматриваемая БИС является однокристальным МП, выполненным на основе n-МОП технологии. Предназначена для построения вычислительных устройств, контроллеров, микро-ЭВМ. Разрядность МП - 8 бит, тактовая частота 2 МГц, время выполнения команды 2-9 мкс, напряжение питания +12,+5 и -5 В, потребляемая мощность 0,75 Вт. На рисунке приведена его структурная схема.


Рис.2-1


2.1.1 Основные элементы МП

Обмен информацией осуществляется через восьмиразрядный буферный регистр {модуль 2 глава 7} БД, подключенный к внешней и внутренней ШД МП.РК - регистр команды. В него записывается код команды и хранится в течение времени ее выполнения.ДшК - дешифратор команды, выдает сигналы на устройство управления УУ и схему выбора регистров СВР.

СВР - схема выбора регистров. Содержит: 6 программно доступных регистров общего назначения (РОН) B, C, D, E, H, L (существуют команды, в которых они рассматриваются парами B- B,C; D - D,E; H - H,L);2 программно недоступных регистра W и Z, предназначенных для хранения второго и третьего байта команды (первый байт всегда храниться в РК);
М – мультиплексор {модуль 2 глава 5.2}, связывающий внутреннюю ШД с регистрами W, Z;
ПС - 16 разрядный программный счетчик, позволяющий МП выполнять программы, содержащие до 216 = 65536 слов;
УС - 16 разрядный указатель стека {глава 2.1.3};
СИД - схема инкремента-декремента (прибавления или вычитания 1);
БА - 16 разрядный буфер адреса;
А - регистр результата (аккумулятор);
АЛУ - арифметико-логическое устройство, выполняет арифметические операции сложения - вычитания, инкремент - декремент, логические операции конъюнкции, дизъюнкции, инверсии и другие. Оно связано через буферные регистры БР1 и БР2 с аккумулятором и внутренней шиной данных;
РП - регистр признаков, в котором в процессе выполнения команды появляются признаки результата (нулевой результат, положительный или отрицательный, четный или нечетный результат), используемые в последующих командах, например, условного перехода;
СДК - схема десятичной коррекции, используется в том случае, когда информация обрабатывается не в двоичном, а в двоично-десятичном коде {модуль 2 глава 3.2};
УУ - устройство управления, обеспечивает управление работой МП и внешних устройств. Рассмотрим его работу и состав шины управления.


2.1.2 Устройство управления

Устройство управления тактируется от внешнего генератора, вырабатывающего последовательность импульсов Ф1 и Ф2. Оно связано с остальной частью МП внутренними управляющими сигналами УС и сигналами признаков Pi. С внешней средой УУ связано шиной управления, содержащей 10 линий (4 сигнала поступают извне и 6 сигналов выдает МП).

Состав шины управления.
1. Начальная установка (сброс). При подаче «1» на этот вход ПС сбрасывается в 0 и начинается выполнение программы сначала.
2. Синхронизация. Сигнал «1» на этом выходе вырабатывается в начале каждого цикла работы МП (перед каждым обращением МП к любому внешнему элементу).
3. Чтение. Сигнал «1» указывает, что МП готов принять информацию по ШД извне. Этот сигнал обычно подключается ко входу «чтение» ЗУ и устройств ввода.
4. /Зп. Сигнал «0» указывает, что МП выставил на шину данных информацию, подлежащую записи в ОЗУ или выдаче на устройства вывода.
5. Готов. Сигнал «1» на этом входе указывает МП на окончание цикла чтения или записи. Он вырабатывается внешними устройствами по окончании цикла их работы. Если сигнал «1» не поступил, то МП входит в состояние ожидания, в течение которого МП удерживает адрес на ША, управляющий сигнал «чтение» или «запись» и сохраняет открытыми цепи передачи информации через БД. Состояние ожидания сохраняется до поступления «1» - «готов». В случае, когда все внешние элементы работают со скоростью МП или большей, на вход «готов» постоянно подключается «1».
6. Ожидание. Сигнал «1» на этом выходе указывает, что МП в состоянии ожидания. Этот сигнал помогает установить неисправный блок, из-за которого МП остановился.
7. З.Пр. - вход запроса на прерывание {глава 7.2.7}. Сигнал «1» поступает извне при необходимости прервать работу МП.
8. Р.Пр. - разрешение прерывания. Сигнал «1» на этом выходе указывает, что прерывания разрешены. Разрешение и запрещение прерывания производится специальными командами.
9. Захват. При поступлении сигнала «1» МП останавливает работу, БА и БД переводятся в третье состояние. При этом МП отключается от ША и ШД.
10. Подтверждение захвата. Сигнал «1» указывает, что МП находится в состоянии захвата.


2.1.3 Магазинная память - стек

При обращении к ячейкам памяти ОЗУ в МПС с процессором К580ВМ80 нужны длинные трехбайтные команды. В первом байте содержится сама команда обращения, а во втором и третьем указывается адрес ячейки памяти. Такая команда выполняется сравнительно долго и при частых обращениях к памяти работа МПС существенно замедляется. Для ускорения работы МПС применяется магазин памяти - стек. Он работает по принципу: первым читается число, записанное последним. Порядок обращения к стеку жесткий, но зато не нужно указывать адрес, и время обращения значительно уменьшается. Стек очень удобен для запоминания промежуточной информации в случае прерывания. Второе его назначение - обеспечение работы с программами. При переходе к подпрограмме содержание РОН пересылается в стек, после выполнения подпрограммы - вызывается из стека в РОН. Стек бывает автономный (встроенный в МП) и внешний (размещенный в ОЗУ). В МП К580ВМ80 используется внешний стек, а в кристалле размещается специальный регистр - указатель стека (УС), в котором хранится адрес первой свободной ячейки стека. Для стека обычно отводятся старшие ячейки памяти ОЗУ. Вначале устанавливается адрес 111 ... 1, при записи адрес декрементируется (А-1), при чтении - инкрементируется (А+1). При работе со стеком на ША выдается содержимое УС, при работе с основной памятью - содержимое РА. 2.2


2.2 Функционирование МП в составе МПС

2.2.1 Алгоритм выполнения команды

При выполнении любой команды цикл работы МП всегда начинается с выборки первого байта команды - кода операции (КОп) в регистр команд {глава 2.1.1}. При этом адрес команды из ПС через БА поступает на ША, УУ вырабатывает сигнал чтения, КОп поступает через БД в РК. ДшК анализирует КОп и, если требуется, МП выбирает 2-й и 3-й байты команды в регистры W и Z соответственно. Адрес последующего байта команды формируется в ПС увеличением его содержимого на 1 с помощью СИД. Затем происходит выполнение команды. В конце производится анализ наличия запросов на прерывание (сигнал ЗПр). Если такой запрос имеется - состояние ПС запоминается и происходит переход к программе обработки прерывания.


2.2.2 Временная диаграмма работы МП

Работа МП промсходит под действием двух неперекрывающихся последовательностей тактовых импульсов Ф1и Ф2 (рис.2-2).


Рис.2-2

Большинство преобразований информации МП производит по Ф2. Временной интервал, в течение которого выполняется одна микрооперация, называется машинным тактом (обозначается Т1, Т2 и т.д.). Машинным циклом (МЦ) называется последовательность тактов, в течение которых осуществляется обмен информацией между МП и внешним по отношению к нему элементом (обозначается М1, М2 и т.д.). МЦ содержит 3-5 тактов. Выполнение команды происходит за 1-5 МЦ. На рисунке 2-3 условно показана последовательность выполнения трех команд, содержащих различное число МЦ. В цикле М1 всегда происходит выборка первого байта команды. Большинство МП являются тактируемыми цифровыми схемами, работающими под воздействием генератора тактовых импульсов (ГТИ). МП К580ВМ80тактируется ГТИ, вырабатывающим две последовательности не перекрывающихся импульсов Ф1 и Ф2 с периодом Ттакт = 0,5 - 2 мкс.


Рис.2-3


2.2.3 Слово состояния МП

ШД МП не используется в Т1 и начале Т2 для приема и выдачи основной информации. В МП предусмотрены схемы, обеспечивающие выдачу в это время на ШД восьмиразрядного слова состояния (СС). Эти 8 признаков могут использоваться внешними элементами и , в общем случае, позволяют упростить организацию МПС. Слово состояния выдается в начале каждого цикла в такте Т2 во время импульса Ф1 (рис.2-4). Признаки СС характеризуют только данный МЦ. СС выделяется с помощью регистра состояний РС (рис.2-5), в который записывается информация с ШД в момент t, в который одновременно имеются импульсы Ф1 и «Синхр.». МП К580ВМ80 имеет десять типов МЦ и, соответственно, 10 СС, идентифицирующих эти циклы. В таблице 2 приведены СС, соответствующие всем типам МЦ.


Рис.2-4


Рис.2-5


Таблица 2 Слова состояния МП К580ВМ80

Здесь:
MEMR - чтение из памяти;
INP - признак команды ввода (вырабатывается в МЦ3);
М1 - признак МЦ1 (идет выборка КОп, начало выполнения команды);
OUT - признак команды ввода, вырабатывается в МЦ3. Аналогичен сигналу /Зп МП, но появляется несколько раньше и держится в РС до конца цикла;
HLTA - подтверждение останова;
STACK - признак работы со стеком, вырабатывается при обращении к ЗУ по командам работы со стеком, что позволяет иметь 216 ячеек ОЗУ и 216 ячеек стека;
/WO - признак записи или вывода;
INTA - признак начала работы в режиме прерывания.

Например, в команде вывода в трех МЦ выдаются СС № 1,2,7. Использование СС позволяет лучше организовать управление МПС. Для работы с внешними устройствами МП имеет только 2 управляющих сигнала Чт и /Зп, в которых не различаются ПЗУ, ОЗУ и другие внешние устройства. Поэтому приходится использовать некоторые разряды ША для указания конкретного объекта. В СС сигнал MEMR позволяет отделить память от других устройств, что упрощает организацию взаимосвязи отдельных частей МПС.


3 Запоминающие устройства

Запоминающее устройство, или, сокращенно, память служит для хранения цифровой информации.

Память МПС подразделяется на:
программную память, предназначенную для хранения программ и реализованную обычно в виде постоянного запоминающего устройства (ПЗУ);
память данных, или оперативную память (ОЗУ) {модуль 2 глава 9};
внешнюю память для хранения больших массивов информации, обычно реализованную в виде накопителя на магнитном диске (винчестере).

Чаще всего в МПС применяются полупроводниковые ПЗУ и ОЗУ. Они обладают такими достоинствами, как высокое быстродействие, малое потребление энергии, высокая надежность, дешевизна, электрическая совместимость с другими компонентами МПС. Основной недостаток полупроводникового ОЗУ - его энергозависимость. Оно не сохраняет информацию при выключении питания. Когда это недопустимо ОЗУ имеет резервное питание от батарей или аккумуляторов , но это усложняет и удорожает систему.

В функциональном отношении память состоит из однотипных ячеек (регистров), рассчитанных на хранение одного слова. Каждой ячейке присвоен адрес, представленный двоичным кодом.

Емкость ИС памяти обычно выражается в битах или байтах- т, 1024 байта (или 1 Кбайт), 4 К бита и т.д. Информационная организация (или формат) памяти определяется произведением m (слов) х n (длина слова). Например, ИС с емкостью 1024 бит может иметь огранизацию 1024х1 (1Кх1), 256х4, 128х8. Длина слов памяти (nпам) обычно выбирается равной длине слова (разрядности) центрального процессора МПС nцп. Если nпам< nцп, то применяется несколько корпусов ИС. Например, с помощью 2-х ИС памяти 256х4 можно организовать ЗУ с форматом 256х8.

Память может выполнять две операции: ввод информации в адресуемую ячейку - запись (Зп); и вывод информации из адресуемой ячейки - считывание или чтение (Чт). Обе операции носят общее название обращения или, по-другому, доступа к памяти.


3.1 Постоянная память

Если в работающей системе память выполняет только операцию считывания, то ее называют постоянной памятью или ПЗУ. Запись информации в ПЗУ может осуществляться разными способами. В кристаллы ПЗУ, программируемых маской (ПЗУ-ПМ), запись производится только один раз в процессе изготовления с помощью специальной маски (фотошаблона). Изменить хранящуюся информацию невозможно. ПЗУ-ПМ имеют высокую надежность и быстродействие, большую плотность упаковки, энергонезависимость. Стоимость их при массовом производстве низка. Они применяются для хранения неизменяющихся программ и различных констант.

Если однократную запись в память производит пользователь с помощью специального устройства - программатора, а затем она работает только на считывание, то такую память называют ПЗУ, программируемое пользователем (ПЗУ-ПП). Они применяются при макетировании и отладке МПС, а также при производстве малыми сериями.

Применяются также перепрограммируемые ПЗУ (ППЗУ). Запись информации в них может производиться пользователем неоднократно с помощью программатора, но в работающей системе они выполняют только операцию считывания. Информацию в ППЗУ можно стереть, а затем записать в них новую информацию. Стирание производится с извлечением ИС из системы и выполняется либо электрическими импульсами амплитудой 30-50 В, либо с помощью ультрафиолетового излучения, ППЗУ дороже ПЗУ-ПМ и ПЗУ-ПП и имеют меньшую плотность упаковки.

Рассмотрим подробнее внутреннюю структуру ПЗУ ПП на примере простейшей ИС К155РЕ3 (рис.3-1), имеющей организацию 32х8. Для адресации 32-х слов имеются 5 адресных входов А0...А4 (т.к. 25=32). Хранимое слово из 8-ми бит образовано многоэмиттерным транзистором, в каждой эмиттерной цепи которого находится плавкая перемычка из нихрома толщиной 200 Ангстрем. Когда дешифратор адреса выбирает определенное слово, то открывается один из многоэмиттерных транзисторов. При наличии перемычки на соответствующей битовой линии устанавливается высокий уровень напряжения и выходной транзистор VT2 также открывается, и потенциал выхода 1 близок к нулю (логический «0»). Если перемычка расплавлена, то соответствующая битовая линия никуда не подключена («плавающая») и транзистор VT2 закрыт (логическая «1»). Выходы ПЗУ ПП представляют собой схемы с открытым коллектором .Для нормальной работы их надо подключить к источнику питания +Ек через резисторы Rн (на рисунке показано пунктиром).


Рис.3-1

В незапрагроммированной ИС все перемычки целые, транзисторы VT2 открыты во всех словах, на выходах уровни логического «0». Для программирования некоторого бита (состояние которого необходимо изменить с «0» на «1») на линии А0...А4 подаются сигналы нужного адреса и на базе выбранного многоэмиттерного транзистора появляется высокий уровень. Внешней схемой на выходе программируемого бита устанавливается напряжение около 8 В. Этого напряжения достаточно для включения стабилитрона VD1 с порогом около 7 В, что приводит к включению транзистора VT1, и первый вывод перемычки заземляется. Затем напряжение питания многоэмиттерных транзисторов увеличивается до 12 В, и тогда между выводами перемычки приложено напряжение около 5 В. Возникающий ток нагревает и расплавляет перемычку.

В ПЗУ ПП такого типа иногда возможны отказы из-за повторных замыканий разрушенных перемычек. Зазор очень узкий и иногда «заплывает». Для повышения надежности запрограммированные ПЗУ выдерживают в термостате 24 часа при температуре 100oС и повторно проверяют записанную информацию. Если обнаружено «заплывание» перемычек (некоторые записанные «1» превратились в «0»), то их прожигают повторно.

На практике широко применяются ППЗУ, стираемые ультрафиолетовым облучением. Они строятся на МОП-транзисторах, отличающихся от обычных тем, что между затвором и полупроводником (подложкой) помещают еще один «плавающий» затвор, полностью изолированный со всех сторон окислом кремния. Если при записи информации к затворам таких транзисторов приложить положительное напряжение около 25 В и длительностью в несколько десятков миллисекунд, то под его воздействием электроны, перемещаясь в сторону основного затвора, оседают на плавающем затворе. При считывании к затвору прикладывается положительное напряжение не более 5 В. Если на плавающем затворе нет электронов, то канал исток-сток становится проводящим, что соответствует хранению логической единицы. Если на плавающем затворе имеются электроны, то они своим зарядом экранируют затвор и промежуток исток-сток остается непроводящим, что соответствует хранению логического «0». Так как плавающий затвор окружен изолирующим слоем, электроны, попавшие в область плавающего затвора, не могут ее покинуть. В действительности же существует утечка электронов, что приводит к постепенной потере информации. По данным ряда фирм это время составляет не менее 10 лет.

Стирается информация ультрафиолетовым облучением в течение нескольких десятков минут во всех элементах сразу. При этом электроны возбуждаются излучением и стекают в подложку. В результате все плавающие затворы освобождаются от электронов, то есть во все элементы записывается логическая «1».

К таким ППЗУ относятся широко применяемые ИС К573РФ2 (РФ4,РФ5 и др.).


3.2 Оперативная память

Оперативная память или оперативное запоминающее устройство (ОЗУ) {модуль 2 глава 9.2} применяется для хранения оперативной информации, требующейся в процессе обработки. ОЗУ, в отличие от ПЗУ, позволяет: как вводить информацию в адресуемую ячейку (операция Зп), так и выводить (операция Чт) Так как обращение возможно к любой адресуемой ячейке в произвольном порядке, то такие ЗУ называют запоминающими устройствами с произвольной выборкой (ЗУПВ). Возможны различные способы обмена информацией между ОЗУ и МП. Чаще всего используются запоминающие устройства с произвольной выборкой, позволяющие обращаться по любому адресу в произвольном порядке. Различают статические и динамические ОЗУ.

Статическое ОЗУ реализуется на триггерах с непосредственной связью, которые при включенном питании могут хранить информацию неограниченно долго без дополнительных управляющих сигналов.

Большинство ЗУПВ изготовляются на основе МОП транзисторов и имеют так называемую матричную организацию. Функциональная схема ЗУПВ 256х1 с матричной организацией типа 16х16 приведена на рисунке (3-2). После дешифрирования младших битов адреса А0-А3 возникает сигнал Xi, подключающий i-ю строку матрицы. Столбец матрицы Yj выбирается дешифратором старших битов адреса А4-А7 и элемент памяти ЭПij подключается к схеме вывода или ввода информации в зависимости от значения сигнала Сч//Зп. При Сч//Зп=1 происходит считывание информации из памяти; при Сч//Зп=0 - запись в память. Разрешающий сигнал ВМ (выбор микросхемы) активизирует данную ИС. При запрещающем значении сигнала ВМ матрица изолирована от выходов дешифратора и шины ввода-вывода.

Статические ЗУПВ могут быть построены на полупроводниковых приборах различного типа. В настоящее время наиболее распространенными являются ИС статической памяти на МОП транзисторах. КМОП запоминающий элемент состоит из 5-ти транзисторов, четыре из которых (VT1-VT4) образуют триггер. Управление триггером для записи и считывания осуществляется с помощью ключа - транзистора VT5 (рис.3-3).


рис. 3-2


рис. 3-3

В динамических ОЗУ информация хранится в виде некоторого заряда на емкости между затвором информационного МОП-транзистора и общей точкой схемы - землей и паразитной емкости. При комнатной температуре на этой емкости заряд сохраняется в течение десятков миллисекунд. С увеличением температуры ток разряда через МОП транзисторы быстро увеличивается и при 100oС допустимое время сохранения заряда составляет около 2 мс. Для восстановления заряда на запоминающей емкости ее надо периодически подключать к источнику питания, то есть производить регенерацию хранимых данных, что значительно усложняет схему управления. Но количество транзисторов в запоминающем элементе уменьшается до 2-3. Это позволяет значительно увеличить плотность упаковки и уменьшить потребляемую мощность, особенно в режиме хранения. Динамическая память применяется в системах, требующих больших объемов хранимой информации.


3.3 Подключение ЗУ к шине данных

Так как шина данных (ШД) является общей для многих устройств, то при их одновременной работе неизбежен «конфликт». Необходимо, чтобы в каждый момент времени к ШД было подключено только одно устройство - источник информации. приемников же информации может быть одновременно подключено несколько. Важно лишь, чтобы мощность выхода источника информационных сигналов была достаточной для подключения нескольких приемников. Оперативное подлючение и одключение выхода какого-либо устройства осуществляется с помощью схемы выхода, имеющей 3 возможных состояния: 1, 0 и «отключено». Выход любой ТТЛ ИС упрощенно можно представить в виде двух последовательно включенных транзисторов (см. рис.3-4).

Если транзистор VT1 открыт и закрыт VT2, то на выходе высокий уровень сигнала («1»). Если наоборот: VT2 открыт, VT1 закрыт, то на выходе низкий уровень («0»). Если одновременно закрыты оба транзистора, то выход ИС оказывается отключенным от источника питания и не оказывает никакого влияния на работу других устройств, подключенных к общей шине.


Рис.3-4 Выход с тремя состояниями


4. Интерфейсные устройства

Интерфейсные устройства (ИУ) служат для сопряжения внешних устройств с МПС. Они обычно реализуются в виде одной или нескольких СИС или БИС.

Простейшими ИУ являются шинные формирователи (ШФ) КР580ВА86 и КР580ВА87. Это восьмиразрядные приемопередатчики с каналами А7-А0 и В7-В0. Управляются сигналами РП (ОЕ) - разрешение передачи, и НП (Т) - направление передачи. При РП=0 схема открыта и при НП=1 информация передается в направлении от А к В, а при НП=0 - в направлении от В к А. ШФ КР580ВА86 передает сигналы без инверсии, а ВА87 - с инвесией. При РП=1 схема закрыта, и выходы ШФ переходят в третье состояние.

Более сложные ИУ обеспечивают не только передачу информации в заданном направлении, но и ее временное хранение, как это делает, например, К589ИР12. Программируемые ИУ имеют несколько каналов связи, режим работы которых устанавливается программно (К580ВВ55, К580ВВ51). В процессе работы МПС режимы работы ИУ можно изменить, что обеспечивает большую гибкость МПС с таким ИУ.


4.1 Интерфейсные схемы

4.1.1 Многорежимный буферный регистр (МБР) К589ИР12

МБР является универсальным 8-разрядным регистром с выходами, имеющими 3 состояния, содержащим логику для управления и выборки кристалла. ИС МБР имеет выводы D0-D7 входной шины данных и Q0-Q7 выходной шины данных.

Управляющие сигналы:


Рис.4-1

/ВК1, ВК2 - выборка кристалла;
ВР - выбор режима работы МБР;
С - строб сигнал;
ЗПр - выходной сигнал запроса на прерывание;
/R - сброс (установа Д-триггеров регистра в 0, а сигнала ЗПр в 1).

ИС МБР выбирается сигналом ВК=/ВК1*ВК2=1.

При ВР=0 МБР работает в режиме ввода. В этом режиме выходы открыты. Когда БИС выбрана (ВК=1) запись в регистр осуществляется при С=1. При ВР=1 МБР работает в режиме вывода, и выходы открыты независимо от выборки БИС.

Все возможные режимы работы МБР приведены в таблице.3. В ней использованы следующие обозначения: d - информация на шине данных, z - третье состояние, - предшествующее состояние, х - произвольная информация.


Таблица 3


4.1.2 Параллельный периферийный адаптер (ППА) К580ВВ55

ППА является программируемым интерфейсным модулем. Содержит: 8-разрядную двунаправленную шину данных Д0-Д7 для связи с МП и три 8-разрядных канала ввода-вывода (А0-А7, В0-В7, С0-С7). Канал С разбит на 2 подканала С0-С3 и С4-С7.


Рис.4-2 ППА

В ППА К580ВВ55 программируется направление обмена информацией по каждому из каналов А, В, С;режим обмена информацией и возможность обмена с прерываниями по каналам А и В.

Cуществуют три режима обмена:
1. Режим 0 - синхронный обмен информацией между МП и периферийными устройствами. Синхронным называется обмен информацией без проверки готовности к обмену. В этом режиме предполагается, что периферийное устройство всегда готово. В режиме 0 можно использовать любой из каналов А, В, С.
2. Режим 1 - асинхронный обмен информацией с анализом признаков готовности к обмену. Для обмена используются только каналы А и В. Канал С служит для передачи управляющих сигналов.
3. Режим 2 - аналогичен режиму 1, но канал А можно использовать как двунаправленный.

Управляющие сигналы:


Таблица 4

А1, А0 - адрес канала, по которому осуществляется обмен; выбирается из таблицы;
/Чт - используется для передачи информации из внешнего устройства в МП;
/Зп - используется для передачи информации из МП во внешнее устройство;
/ВК - выбор кристалла (обращение к данному ППА), при ВК=1 ШД находится в третьем состоянии;
/R - вход начальной установки (сброса).

При подаче /R=0 все внутренние регистры обнуляются, а каналы настраиваются на прием информации в МП в режиме 0. Тогда канал А, В или С выбирается адресом А1, А0, и при подаче /Чт=0 информация передается на ШД.

Если необходим какой либо другой вариант использования ППА, то его необходимо запрограммировать. Для этого в процессоре формируется управляющее слово, которое путем исполнения команды вывода (OUT) загружается в ППА.

Режимы работы каналов А и В задаются независимо и они же определяют режимы работы каждого подканала С. При работе каналов А и В в режиме 0 оба подканала С (С0-С3, С4-С7) могут использоваться как отдельный 8-разрядный канал в режиме 0. Если каналы А и В работают в режиме 1 или 2, то канал С используется для передачи управляющих сигналов, и С4-С7 работает совместно с каналом А, а С3-С0 - с каналом В.

Значения битов управляющего слова для всех возможных вариантов работы ППА приведены в таблице 5.


Таблица 5

Например, при настройке ППА для работы в режиме 0 и каналов А и В на ввод информации, а канала С на вывод, необходимо загрузить управляющее слово 10010010.

После программирования ППА обращение к каналам производится по командам IN и OUT. При этом должно быть обеспечено появление сигналов /Чт и /Зп, а также /ВК и соответствующего адреса А1-А0. В режиме 0 ввод информации не фиксирован, то есть информация на ШД изменяется в соответствии с ее изменением в подключенном канале. Вывод информации на канал фиксирован, то есть она сохраняется до смены информации в выходном регистре ППА (до следующей команды OUT, адресованной к этому каналу).

Программирование ППА в режимах 1 и 2 здесь не рассматривается из-за ограниченного объема.


4.2 Организация интерфейса МПС

Обращение МП к памяти и периферийным устройствам может быть построено двумя способами: с использованием раздельной адресации (интерфейс I типа) и с общим адресным пространством (интерфейс II типа).


4.2.1 Интерфейс I типа (Гарвардская архитектура)

При раздельной адресации для обращения к памяти и к внешним устройствам используются разные группы команд. Пересылка из МП в память или обратно осуществляется по командам:

mov r,M       mov M,r
(r) < -(M) и (M) < -(r).

Всего имеется возможность адресоваться к 216=64 кбайт ячеек. Двухбайтный адрес ячейки памяти предварительно должен быть подготовлен в паре регистров (Н,L).

Обмен между МП и УВВ осуществляется по командам:

IN                  OUT
(A)<-(Port) и (Port)<-(A)

Адрес внешнего устройства указывается во втором байте команд IN или OUT. Таким образом можно адресоваться к 28=256 устройствам ввода и 256 устройствам вывода.

Для обмена информацией между МП и ПЗУ, ОЗУ или внешними устройствами необходимы соответствующие управляющие сигналы. Сигналов чт и /зп недостаточно, так как они одинаковы при обращении ко всем вышеуказанным элементам МПС. Поэтому в интерфейсе I типа дополнительно привлекаются некоторые биты слова состояния и с их помощью формируются сигналы чтения и записи для работы с памятью и для работы с внешними устройствами. Образование этих сигналов показано в таблице 6.


Таблица 6 Управляющие сигналы

Управляющие сигналы /MEMR, /MEMW, /IOR, /IOW реализуются с использованием регистра состояния и элементарных схем. В настоящее время для этой цели используется ИС К580ВК28, в которой совмещены двунаправленный шинный формирователь и формирователь управляющих сигналов (ФУС).

В интерфейсе I типа ПЗУ активизируется сигналом А15=0, а ОЗУ - сигналом А15=1. В результате структуру МПС с интерфейсом I типа можно представить в следующем виде:


Рис.4-3


4.2.2 Интерфейс II типа (Принстонская архитектура)

При использовании общего адресного пространства МП обращается к внешним устройствам по команде MOV, как к некоторым ячейкам памяти. В этом случае адресное пространство в 64 Кбайта делится между памятью и устройствами ввода-вывода, например по 32 Кбайта. Тогда старший адресный бит А15 определяет - выбирается память или внешнее устройство, например, А15=0 – память, А15=1 – внешнее устройство.

Остальные разряды А13...А0 используются для адресации внутри памяти или внешних устройств. Команды IN и OUT в этом случае не применяются вообще. Такая организация позволяет обращаться к 215=32 Кбайтам памяти и к 215 внешним устройствам.

Организация МПС с использованием интерфейса второго типа показана на рисунке.


Рис.4-4


5 Последовательная передача данных

5.1 Основы последовательной передачи данных

Для передачи цифровой информации на расстояние n-разрядным параллельным кодом потребовалась бы магистраль, состоящая из n+1 линии (n информационных и «земля»). Это экономически неоправдано большие затраты в случае проводных или оптоволоконных линий и совершенно нереально при передаче по радио, так как потребовалось бы n=8-64 передатчика. Поэтому для указанной цели используется последовательная передача, когда информация передается бит за битом поледовательно во времени.

Возможны 3 варианта передачи информации:
двусторонняя одновременная (дуплекс);
двусторонняя поочередная (полудуплекс);
односторонняя (симплекс).


5.2 Режимы передачи

5.2.1 Асинхронный режим

В этом режиме в линии поддерживается уровень «1» пока не передается инфорация. В момент начала передачи в линию поступает стартовый бит, равный «0», затем от 5 до 8 информационных битов, за ними может следовать контрольный бит. Передача символа завершается одним или двумя стоповыми битами, равными «1». После этого снова может передоваться стартовый бит и следующий символ, или же, при отсутствии информации, в линии устанавливается уровень «1». На рисунке показана передача 5-битового символа 11001 в асинхронном режиме.

Асинхронный режим используется только в сравнительно медленно работающих устройствах, так как кроме полезной информации передаются служебные биты, что снижает скорость обмена информацией.


5.2.2 Синхронный режим

В этом режиме перед передачей информационных символов сначала передаются один или два синхросимвола (СС) для ввода системы в синхронизм. СС представляют собой заранее обусловленные байты, не совпадающие с передаваемыми информационными символами. За СС передается последовательность из n символов. Таким способом можно передавать массивы практически неограниченной длины, если в них периодически вставлять СС. Если информация не передается («пустая» линия), то в линию непрерывно поступают СС.

В синхронном режиме передатчик работает непрерывно и может обслуживать несколько приемников с разными СС, которые находятся в режиме активного ожидания.


5.3 Кодирование информации при последовательной передаче

5.3.1 Используемые коды

Для передачи алфавитно-цифровой информации чаще всего используются:
1)Телеграфный код (5 бит).Он позволяет передавать 25=32 вида символов, что недостаточно. Поэтому применяются дополнительные коды, определяющие какого типа символы будут передаваться после дополнительного кода. Используются 3 кода: 11011 - перед цифрами, 11111 - перед латинскими буквами, 00000 - перед русскими буквами. Таким путем образовано 78 символов.
2) Американский 7-битовый код (ASC код). Он содержит 75 знаков и много служебных символов: НТ - начало текста, КТ - конец текста, ПС - перевод строки, ВК - возврат каретки и другие.
3) Двоично-десятичный код обмена информацией (ДКОИ). Код 8-битовый, что позволяет использовать 256 символов (используются не все). Имеются заглавные буквы.


5.3.2 Способы передачи «0» и «1» в последовательных кодах

Наиболее просто передача осуществима с помощью кода NRZ (униполярного кода без возвращения к «0», по-английски «No Return to Zero»), когда «1» передается в виде высокого уровня, а «0» - в виде низкого уровня. Модификацией кода NRZ является биполярный код без возвращения к нулю - BNRZ. Здесь «1» передается уровнем одного знака, а «0» - уровнем противоположного знака.


Рис.5-1

Коды NRZ имеют ряд недостатков;
- большая средняя мощность, выделяемая на нагрузке Pcp=A2/2R;
- необходимо передавать большую полосу частот от 0 до f=1/Т. Это не позволяет при сопряжении линий использовать конденсаторы и трансформаторы, так как они не пропускают постоянную составляющую;
- при большом числе передаваемых «0» и «1» происходит потеря синхронизации. Например, при передаче 1000 «единиц» может быть принято 999 или 1001, что приводит к сбоям.

Для кода BNRZ Рср=A2/4R, то есть в два раза меньше, чем для кода NRZ. Однако остальные недостатки сохраняются. Для их устранения нужно ввести избыточность при передаче одним из нижеуказанных способов.
1. Скорость передачи сигнала по линии выбирается большей, чем скорость передачи информации без использования избыточности.
2. Скорость передачи сигнала равна скорости передачи информации, но вводятся дополнительные электрические уровни.

По первому способу построен код «Манчестер», по второму - код AMI.

Код «Манчестер»

В этом коде «1» передается отрицательным перепадом (с 1 в 0) в середине битового интервала, а «0» - положительным перепадом (с 0 в 1). При передаче в сигнале присутствуют только две частоты: fсинхр=fт (передаетcя последовательность нулей или единиц) и fсинхр/2=fт (передаются чередующиеся значения 1 и 0, то есть 10101...).


Рис.5-2

При таком кодировании легче обнаруживаются ошибки при передаче, так как в середине бита всегда имеется переход. Не обнаруживаются лишь случаи, когда произошла инверсия сразу двух значений. Передаваемый сигнал содержит в себе синхросигналы, которые могут быть восстановлены на приемном конце. Допустимое рассогласование «хода часов» (частот синхронизации приемника и передатчика) до 25%.

Все указанные преимущества достигнуты ценой удвоения пропускной способности канала, так как fсинхр=2fт. Код «Манчестер» получается очень просто из кода NRZ путем его суммирования по модулю 2 с синхроимпульсами МII=NRZ++синхр. После приема кода МII производится его обратное преобразование в код NRZ также суммированием по модулю 2 с синхроимпульсами на основании тождества (x++y)++y=x.


5.4 Контроль достоверности

Наиболее простой и достаточно эффективный способ контроля переданной информации - использование дополнительного, контрольного бита. По этому способу при передаче к информационному слову (5-8 бит) добавляется еще один контрольный бит К.

Существует два варианта контроля: по четности и по нечетности. При контроле К выбирается так, чтобы сумма единиц в информационном слове и контрольного бита стала, соответственно, четной или нечетной. Чаще используется контроль по нечетности, так как при контроле по четности не обнаруживается обрыв линии (0 считается четным числом). Контрольный бит по нечетности получается на выходе сумматора по модулю 2 с инверсией, если на его входы подать информационные биты. Контроль по четности или нечетности обнаруживает наличие в переданном слове нечетного числа ошибок. Четное число ошибок не меняет сумму по модулю 2 единиц в информационном слове и не обнаруживается. Однако чаще всего в слове бывает одна ошибка, и метод контроля достаточно эффективен.

Используются также более сложные методы контроля, позволяющие не только обнаруживать как четное так и нечетное число ошибок, но и исправлять их. Для этого требуется большее число контрольных битов. Так, например, метод Хемминга позволяет, используя 4 контрольных бита, контролировать 11-разрядное информационное слово и, при наличии одной ошибки, определять ошибочный бит. Ошибка исправляется путем инверсии этого бита.


5.5 Последовательный периферийный адаптер (ПсПА) КР580ВВ51

ПсПА представляет собой однокристальное программируемое устройство для приемопередающих каналов, связывающих МП с удаленными периферийными устройствами. Оно осуществляет преобразование параллельного 8-разрядного кода в последовательный или наоборот. Может работать в синхронном и асинхронном режиме. Обеспечивает дуплексный режим связи, детектирование стартовых посылок, ошибок четности и формата. Единица обмена - символ, буква, цифра, любой другой знак. Он кодируется последовательностью из 5-8 бит. Максимальная скорость обмена информацией в асинхронном режиме - 9,6 кбит/с, в синхронном - 56 кбит/с.


5.6 Линии связи

Для последовательной передачи информации используются согласованные линии связи. Во избежание отражений сигнала на конце линии (а еще лучше в начале и в конце) должен быть включен резистор R= ρ. Здесь ρ - волновое сопротивление линии. Промышленностью выпускаются коаксиальные кабели с ρ=50, 75 100 Ом. Если длина линии не превышает 15-20 метров, то можно использовать 2 скрученных провода с шагом крутки примерно 5 мм («витую пару»). Ее волновое сопротивление составляет 110 - 130 Ом.

Если линия не согласована (R /=ρ), то сигнал на выходе линии искажается. На рисунке показана форма выходного сигнала, если на вход подается отрицательный прямоугольный импульс (рис.5-3).


Рис.5-3 Искажения в несогласованной линии связи


5.6.1 Линия связи типа открытый коллектор

Согласование линии в этом случае осуществляется с помощью резисторов R1, R2 на входе линии и R3, R4 на выходе линии (рис.5-4), выбранных, исходя из условия R1 || R2 ~ ρ. Блок передатчика на выходе содержит транзистор с открытым коллектором, питание которого обеспечивает делитель R1, R2. Емкости С1 и С2 представляют собой параллельно соединенные высокочастотный конденсатор С=0,02 мкф и электролитический конденсатор, и служат для устранения помех. Время нарастания импульса в данной линии равно 75 нс.


Рис.5-4 Линия связи с открытым коллектором


5.6.2 Линия связи с оптронными развязками

Рассмотренная выше линия с открытым коллектором имеет существенный недостаток - гальваническую связь между передатчиком и приемником. Всякие аварийные ситуации (например, короткое замыкание), возникающие на одном конце линии или в самой линии, передаются на другой конец. Устранить это можно, включив на передающем и приемном конце оптроны {модуль 1 глава 1.6.2} (рис.5-5). Тогда часть своего пути сигнал будет проходить не по проводам, а в виде электромагнитного излучения в оптронах. Это обеспечивает гальваническую развязку.

Передача осуществляется в виде импульса тока в линии. С помощью резисторов R1, R2, R3 устанавливается ток 20 мА или 40 мА при передаче «1». Такая линия называется «токовая петля». Диоды VD1 и VD2 устраняют обратные выбросы. При подаче на вход сигнала х=1 включается светодиод оптрона V1 и в петле +U2, R1, транзистор оптрона V1, b - b, R3, диод оптрона V2, a - a, -U2 возникает ток, и диод оптрона V2 начинает излучать. Сопротивление фоторезистора R уменьшается, в точке С потенциал понижается, и на выходе получается сигнал х=1. Источник питания U2, обеспечивающий ток в петле, находится на стороне передатчика, поэтому схема называется «токовая петля с активным передатчиком». Можно построить схему с активным приемником, когда источник питания U2 находится в цепи приемника.


Рис.5-5 Линия связи с оптронными развязками


5.6.3 Одновременная двунаправленная передача данных по одному кабелю

Для организации дуплексной связи обычными методами требуется три провода: для передачи «туда», «обратно» и общий нулевой провод. Ценой некоторого усложнения схемы приемопередатчиков можно обойтись только двумя проводами, то есть использовать один кабель. Для этой цели используется нижеприведенная схема.


Рис.5-6 Схема одновременной двунаправленной передачи

В ней всегда на выходе D устанавливается уровень сигнала, поступающего на А, независимо от того, что передается в направлении В -> С. И наоборот, на выходе С устанавливается уровень В, независимо от работы канала А - Д. В таблице 7 приведены значения потенциалов различных точек схемы в вольтах. Во всех четырех возможных вариантах передачи соблюдаются равенства А=D и В=С.


Таблица 7 Уровни напряжений в различных точках схемы рис. 5-6


6 Работа микропроцессора в режиме прерывания

6.1 Понятие прерывания

Прерывание - это вынужденный переход МП на выполнение определенной программы в момент поступления сигнала прерывания ЗПр от внешнего устройства. Получив сигнал РПр=1, МП завершает выполнение очередной команды и выполнение текущей программы прекращается. Следующий код операции МП выбирает не из памяти, а с ШД. Адрес начала программы обработки прерывания указывается периферийным устройством, пославшим запрос прерывания, с помощью вектора рестарта (команды RSTn - перестартовать). Как только работа прерывающей программы завершается, осуществляется обратный переход к прерванной программе и продолжается ее нормальное выполнение.


6.2 Программная обработка прерываний

В начале работы МП, после сброса, сигнал РПр (разрешение прерывания) равен 0, и прерывания невозможны. Прерывание должно быть разрешено командой EI, которая устанавливает РПр=1.

Команда RSTn имеет код 11ААА111, поэтому существует восемь команд от RST0=11000111 (C7H) до RST7=11111111 (FFH). При выполнении этой команды сигнал РПр становится равным 0, а в программный счетчик заносится адрес 0000000000ААА000, по которому должна располагаться первая команда прерывающей программы. В слове состояния выдается бит D0=1 (сигнал INTA), который используется для выдачи кода RST на ШД. Различие между сигналами РПр и INTA заключается в том, что РПр=1 означает, что прерывание возможно, если придет сигнал ЗПр, а сигнал INTA=1 означает, что прерывание состоялось. Для того, чтобы МП после обработки прерывания мог бы реагировать на последующий запрос, подпрограмма перед последней командой возврата RET должна содержать команду разрешения прерывания EI.

Пример: по сигналу запроса прерывания принять данные из порта с адресом А1Н и поместить их в регистр В. Использовать вектор рестарта RST1=11001111. Тогда при прерывании на ША будет выдан адрес, старший байт которого 00Н, а младший А=00001000 = 08Н. Поэтому программа обработки прерывания будет иметь вид:
Мнемоника   Код   Адрес
PUSH PSW    F5H   0008H
IN A1H         DBH   0009H
                   A1H   000AH
MOV B,A       27H   000BH
POP PSW      F1H   000CH
EI                F9H    000DH
RET             C9H    000EH

При возникновении прерывания адрес команды, на которой приостановилось выполнение основной программы, отправляется в стек. После обработки прерывания адрес из стека пересылается в программный счетчик, и выполнение основной программы возобновляется.


6.3 Аппаратная обработка прерываний

При прерывании аппаратно должны быть решены две задачи: выдача вектора прерывания в нужный момент времени и исключение повторной обработки одного и того же запроса прерывания. Вектор прерывания (код RST) хранится в соответствующем регистре (рис.6-1). Его выходы находятся в третьем состоянии {глава 3.3} и открываются по конъюнкции сигналов Чт и INTA.


Рис.6-1


Рис.6-2 Буферный триггер

Если к моменту завершения подпрограммы обработки прерывания внешнее устройство не сняло сигнал ЗПр=1, то это будет воспринято как новый запрос. Во избежание такой ситуации вводится буферный триггер Т рис.6-2, который взводится и выдает «1» на вход ЗПр микропроцессора по фронту сигнала запроса ЗПрВУ, а сбрасывается сигналом РПр=0, поданным на R вход триггера. Тогда сигнал ЗПр=1 существует очень кратковременно от момента поступления ЗПрВУ=1 до РПр=0.


Рис.6-3

Ввыход с 3-мя состояниями регистра Рг реализуется схемой рис.6=3 . При подаче управляющего сигнала Sупр=1 транзисторы VT4, VT5 открываются, подключают базы транзисторов VT1 и VT2 к точке -Еп, и выходные транзисторы закрываются (3-е состояние). При Sупр=0 схема передает входной сигнал на выход с инверсией (Y=/X). Рассмотренная схема позволяет передавать данные в одном направлении. Когда необходимо организовать передачу информации в прямом или обратном направлении применяют шинные формирователи (ШФ), в которых направление передачи переключается специальным сигналом.


7 Микроконтроллеры

7.1 Основные сведения

Микроконтроллеры (МК) представляют собой отдельную ветвь микропроцессорной техники. В отличие от микропроцессоров, которые являются лишь составной частью микропроцессорной системы, в МК в одном кристалле объединяются микропроцессор, ПЗУ, ОЗУ, последовательные и параллельные порты ввода-вывода, а также АЦП. Один такой кристалл не может полноценно заменить микропроцессорную систему, построенную на основе современных микропроцессоров, так как в нем объем ПЗУ, ОЗУ, разрядность значительно меньше. Но для многих целей контроля и управления различными процессами возможности МК вполне достаточны, поэтому они широко применяются. В качестве примера рассмотрим один из первых появившихся микроконтроллер К1816ВЕ48 , который содержал все составные части имеющиеся в современных микроконтроллерах, Новейшие микроконтроллеры отличаются от него большим быстродействием,объемом памяти , числом портов ввода-вывода.Они могут обрабатывать информацию в последовательном коде,имеют вход для аналоговых сигналов.


7.2 Микроконтроллер К1816ВЕ48


7.2.1 Состав МК К1816ВЕ48

В состав микроконтроллера входят: стираемое программируемое ПЗУ программ {модуль 2 глава 9.1.2} емкостью 1 Кбайт; регистровое ОЗУ данных емкостью 64 байта; 8-битный программируемый таймер/счетчик; 3 программно-управляемых порта ввода-вывода. Модификация К1816ВЕ35 ПЗУ не содержит. С использованием внешних БИС ПЗУ может быть расширено до 4 Кбайт, а ОЗУ до 256 байт. В МК реализована система векторного прерывания от внешнего источника и внутреннего таймера/счетчика. Тактовая частота от 1 до 6 МГц. При частоте 6 МГц длительность выполнения однобайтной команды 2,5 мкс, а двухбайтной - 5 мкс.

Питание МК 5В -+10 % (300 мА).


7.2.2 Функциональное назначение выводов

Выводы БИС МК
· Общий (0В).
· Основное напряжение питания +5В во время работы и программирования К1816ВЕ48.
· Дополнительное напряжение питания +5В во время работы и +25В при программировании внутреннего ПЗУ.
· ПРОГ/СТБВВ (EXIO) - вход для подачи программирующего импульса, выход стробирующего сигнала ВУ во время работы.
· Х1, Х2 (CR1, CR2) - входы подключения кварцевого резонатора, LC цепи или внешнего источника тактовых импульсов.
· /Сброс (/R)
· /Шаг (/+1) - управление пошаговым режимом. При работе в непрерывном режиме подается уровень «1».
· /РВП, (/EROM) - разрешение считывания из внешнего ПЗУ.
· САВП (ЕА) - строб адреса внешней памяти. Задний фронт сигнала стробирует адрес внешней памяти во внешнем регистре.
· /Чт (/RD) - стробирующий сигнал при чтении из внешней памяти или ВУ.
· /Зп (/WR) - стробирующий сигнал при записи во внешнее ОЗУ или ВУ.
· Т0 (Т0) – вход, проверяемый по командам условного перехода JT0 и JNT0. Может использоваться и в качестве выхода сигнала синхронизации, выдаваемого по команде ENTO CLK.
· Т1 (Т1) - вход, проверяемый по командам условного перехода JT1 и JNT1. После команды CTRT CNT работает как вход внутреннего счетчика внешних событий.
· /ЗПр (/INT) - запрос прерывания. Вход проверяется по команде условного перехода JNI.
· РВД (COROM) - режим внешнего доступа. При РВД=1 МК выбирает команды только из внешнего ПЗУ.
· Р10-7 - квазидвунаправленный 8-разрядный порт ввода-вывода информации.
· Р20-7 - квазидвунаправленный порт ввода-вывода. При обращении к внешнему ПЗУ через Р20 - Р23 выводятся четыре старших бита адреса. Р20 - Р23 можно использовать также в качестве четырехразрядной шины расширения ввода-вывода.
· BUS 0-7 - 8-разрядный двунаправленный порт ввода-вывода информации с тремя состояниями; может принимать и выдавать информацию по сигналам /Чт, /Зп. Выводимые данные фиксируются до момента передачи; при обращении внешнему ПЗУ по сигналу САВП выдает 8 младших разрядов адреса и затем по сигналу /РВП принимает выбранную команду; при обращении к внешнему ОЗУ по сигналу САВП выдает 8 младших разрядов адреса, затем по сигналу Чт (Зп) принимает (выдает) информацию.


7.2.3 Память микроконтроллера

Внутренняя ПЗУ К1816ВЕ48 имеет емкость 1 Кбайт, но возможно подключение внешней ПЗУ. Максимальное адресное пространство ПЗУ - 4 Кбайта. Счетчик содержит 12 разрядов, но инкрементирует в процессе работы только младшие 11 разрядов. Старший разряд может быть установлен специальными командами SELMB0, SELMB1. Это позволяет иметь два блока памяти по 2 Кбайт.


Рис.7-1


7.2.4 Порты ввода-вывода МК

Квазидвунаправленные восьмиразрядные порты Р1 и Р2 осуществляют ввод и вывод данных. Ниже приведена схема передачи одного бита.


Рис.7-2 Квазидвунаправленный порт

Выдаваемый бит записывается в триггер T. При выводе «1» VT2 закрывается, а VT1 кратковременно открывается по сигналу записи. В дальнейшем, уровень «1» на выходе поддерживается резистором. Его сопротивление выбрано большим, чтобы при вводе «0» был малый ток, слабо нагружающий источник сигнала. Выданный уровень фиксируется, так как триггер поддерживает состояние выходных транзисторов до следующей выдачи. При выводе «0» триггер сбрасывается (/Q=1) и VT2 открывается. Ввод информации осуществляется командой IN, которая открывает ключ и входная шина соединяется с внутренней шиной. Правильный ввод бита будет лишь в том случае, когда VT2 закрыт, то есть, если перед вводом была выведена «1». В противном случае на внутреннюю шину всегда будет поступать «0». Иначе говоря, при вводе происходит конъюнкция вводимого бита с ранее выведенным. Для правильного ввода информации предварительно по всем линиям должна быть выдана «1». Поэтому порты Р1 и Р2 называются квазидвунаправленными.

Порт Р2 отличается от Р1 тем, что его младшие 4 бита можно использовать для расширения МК-системы по вводу-выводу. Через младшую тетраду Р2 по специальным командам возможна адресация четырех внешних четырехбитных портов Р4-Р7. Выводимые данные размещаются в старшей тетраде.

Порт ввода-вывода BUS представляет собой полноценный порт с тремя состояниями. В МК-системах с внешней памятью порт используется для выдачи адреса внешней ПЗУ и для приема команды из нее.


7.2.5 Управление работой МК

Синхронизация производится периодической последовательностью импульсов с частотой от 1 МГц до 6 МГц. Для этого можно использовать внутренний генератор, если ко входам X1, X2 подключить кварц или LC цепь. Возможна также синхронизация от внешнего генератора, подключенного к этим же входам.

Частота импульсов генератора Г делится счетчиком на 3 (рис.7-3) и получаются тактовые синхроимпульсы С, с частотой 2 МГц, которые могут выдаваться на выход Т0 по команде ENT0CLK. Частота импульсов С делится на 5 и в каждом цикле вырабатывается сигнал САВП. Таким образом циклы всех команд всегда состоят из 5 тактов. А команды содержат 1 или 2 цикла.


Рис.7-3 Тактирование микроконтроллера


Рис.7-4 Временные диаграммы работы МК

Системный сброс может осуществляться аппаратно автоматически (рис.7-5), или с помощью кнопки. В момент включения МК конденсатор С разряжен, /СБР=0, и происходит сброс. Затем конденсатор заряжается через резистор примерно за 50 мс и /СБР=1. Если необходимо осуществить сброс в процессе работы, то нажимается кнопка, и конденсатор разряжается.


Рис.7-5

При поступлении сигнала /Сброс=0 происходит следующее:
· сбрасывается счетчик команд;
· шины порта BUS {глава 7.2.4} переходят в 3-е состояние;
· порты Р1 и Р2 переходят в режим ввода;
· выбирается блок регистров 0;
· выбирается блок памяти 0 {глава 7.2.3};
· запрещаются прерывания;
· останавливается таймер;
· прекращается выдача синхросигнала Т0;
· сбрасываются флаги FT (признак переполнения таймера), F0 и F1 (признаки пользователя).


7.2.6 Пошаговый режим


Рис.7-6

Этот режим используется на этапе отладки и позволяет выполнять программу по-командно. МК непрерывно работает при сигнале Шаг=1 (аналогично сигналу «Готов» в МП 580ВМ80). При Шаг=0 происходит останов на такте S3 и выдается сигнал САВП=1. Это обстоятельство позволяет организовать пошаговый режим с помощью вышеприведенной схемы. При нажатии кнопки «Шаг» в триггер модуль 2 глава 6.3} записывается «1», и МК начинает работать. В такте S4 сигнал САВП становится равным 0, триггер сбрасывается, и МК останавливается, дойдя до такта S3 в следующем цикле, когда появляется САВП=1. Нажатие кнопки «Шаг» выполняет как одно-, так и двухцикловую команду полностью, потому что в двухцикловой команде во втором цикле сигнал САВП не выдается.

Так как вход /R асинхронного сброса Д -триггера эквивалентен трем ТТЛ нагрузкам, то между выходом сигнала САВП и входом сброса Д -триггера необходимо установить усилитель. Для этой цели обычно используется двойной инвертор на ТТЛ элементе.


7.2.7 Прерывание

Линия /ЗПр проверяется в каждом цикле во время действия сигнала САВП. При /ЗПр=0 происходит передача управления в ячейку 03Н ПЗУ после завершения цикла. По этому адресу должна располагаться первая команда программы обработки прерывания.


7.2.8 Микроконтроллеры зарубежных фирм

В настоящее время в мире выпускается свыше 500 типов микроконтроллеров, и все они имеют свою устойчивую долю рынка, так как выпускается множество разнообразных изделий, использующих их. Среди производителей микроконтроллеров можно назвать Intel, Motorola, Hitachi, Microchip, Atmel, Philips, Texas Instruments и другие.

Наибольшее распространение находят микроконтроллеры фирмы Motorola. Эта фирма выпускает свыше 250 моделей 8-разрядных микроконтроллеров, которые входят в состав трех семейств М68НС05, М68НС08 и М68НС11. Общий объем их выпуска в 1996 г. составил около 2 миллиардов. Наиболее широкую область применения имеют МК семейства М68НС11, которые сочетают в себе достаточно высокое быстродействие и значительные функциональные возможности. Это семейство включает несколько десятков моделей, которые имеют одинаковое процессорное ядро, но отличаются объемом и типом используемой памяти, номенклатурой периферийных устройств, а также тактовой частотой, температурным диапазоном и типом корпуса. Базовая модель семейства - М68НС11А8.Она имеет типовой состав периферийных устройств. Этот МК содержит 8-разрядный процессор, внутреннюю память общим объемом 9152 байт, которая включает ПЗУ емкостью 8 Кбайт, электрически репрограммируемое ПЗУ, емкостью 512 байт, служебное У, емкостью 512 байт, служебное ПЗУ 192 байта и ОЗУ 256 байт, блок программирования ПЗУ, пять параллельных 8-разрядных портов (A, B, C, D, E), синхронный и асинхронный последовательные порты, 16-разрядный таймер, блок счетчика импульсов, генератор тактовых импульсов и 8-разрядный АЦП.

МК адресует до 64 Кбайт памяти. Полный объем памяти реализуется в расширенном режиме использования микроконтроллера, когда к выводам портов В, С подключается внешняя память.

МК семейства М68НС11 могут использоваться в одном из четырех режимов, которые задаются значениями внешних сигналов, поступающих на входы «MOD D» и «MOD A» при начальной установке. В рабочем однокристальном режиме используется только внутренняя память. В расширенном режиме МК адресует до 64 Кбайт памяти, подключаемой к портам В, С. Режим загрузки реализует заполнение внутреннего ОЗУ из внешнего источника через последовательный порт. 8-разрядный АЦП МК содержит входной мультиплексор, выбирающий один из восьми каналов приема аналоговых сигналов в диапазоне 0-5 В.

На российском рынке широко распространены микроконтроллеры Atmel.

AVR – самая обширная производственная линии среди других флэш-микроконтроллеров корпорации Atmel. Прогресс данной технологии идет в направлении снижения удельного энергопотребления (мА/МГц), расширения диапазона питающих напряжений (до 1.8 В) для продления ресурса батарейных систем, увеличении быстродействия до 16 млн. операций в секунду реализации функции самопрограммирования, совершенствовании и расширении количества периферийных модулей, встраивании специализированных устройств (радиочастотный передатчик, USB-контроллер, драйвер ЖКИ, программируемая логика, контроллер DVD, устройства защиты данных и др.).


8 Развитие микропроцессорных БИС

8.1 Кэш память

Название происходит от слова cache - что-либо припрятанное. Кэш-память представляет собой быстродействующее статическое ОЗУ небольшого объема по сравнению с основным динамическим ОЗУ. В кэше по мере работы МП "припрятывается" наиболее актуальная информация. Она первоначально хранилась в динамическом ОЗУ, быстродействие которого примерно в 10 раз меньше, чем статического ОЗУ.

При считывании информации из динамического ОЗУ она попутно запоминается в кэш памяти, а также дополнительно запоминается информация из соседней ячейки. Так как программы обычно имеют циклический характер, то в кэше постепенно накапливаются коды команд и данных, которыми МП недавно пользовался. При возникновении повторной необходимости они считываются во много раз быстрее. При записи информации выигрыша нет, так как новая информация обязательно должна попасть в динамическое ОЗУ. Общий выигрыш во времени при работе МП составляет 2-3 раза.

Кэш память начала широко применяться, начиная с i80386, и составляла 32Кб-128Кб. Компьютеры на основе i80486 и Pentium обычно оснащаются кэш памятью емкостью 256 Кб. Для систем на базе Pentium с объемом ОЗУ более 32 Мб целесообразна кэш память в 512 Кб.

Микропроцессоры Pentium содержат также и внутреннюю кэш память. Поэтому в литературе кэш память, размещаемую на системной плате, называют кэш памятью второго уровня (L2 cache). В МП Pentium Pro кэш память второго уровня встроена в микропроцессор.


8.2 Сигнальные процессоры

Вышерассмотренные МП относятся к так называемым универсальным процессорам. Они пригодны для решения любых практических задач, но не всегда оптимальным образом. В ряде практических приложений поставленные задачи можно решать быстрее и лучше, если использовать специализированные МП. К таким задачам, в первую очередь, относится цифровая обработка сигналов (ЦОС).

ЦОС - это арифметическая обработка в реальном масштабе времени последовательности значений амплитуды сигналов, определяемых через равные временные интервалы.

Сюда относится:
- фильтрация сигнала;
- сверка двух сигналов;
- вычисление корреляционной функции двух сигналов;
- ограничение или преобразование сигналов;
- Фурье-преобразование сигнала (прямое и обратное).

Задачи ЦОС сводятся к выполнению операций сложения, умножения и задержки для больших массивов данных. Для решения этих задач используются сигнальные процессоры. К их особенностям относятся мало разрядная (40 разрядов и менее) обработка чисел с плавающей точкой, преимущественное использование чисел с фиксированной точкой разрядностью 32 и менее, а также ориентация на несложную обработку больших массивов данных. В сигнальных процессорах используется аппаратный умножитель, выполняющий умножение за один командный такт, в то время как в универсальных процессорах умножение реализуется за несколько тактов как последовательность операций сдвига и сложения. В их системе команд имеются такие операции, как умножение с накоплением C:=A*B+C, разнообразные битовые операции.

Сигнальные процессоры образуют два класса, существенно различающиеся по цене: более дешевые с обработкой данных в форме с фиксированной точкой и более дорогие МП, аппаратно поддерживающие операции с плавающей точкой.

Работа с данными в форме с плавающей точкой существенно упрощает и ускоряет обработку, повышает надежность программы, поскольку не требуется округление и нормализация данных, отслеживание ситуаций потери значимости и переполнения.

Платой за эти хорошие качества является высокая сложность функциональных устройств, необходимость использования более сложных технологий производства микросхем, больший процент отбраковки изделий и, как следствие, дороговизна МП.

Наиболее распространены сигнальные процессоры компаний Motorola (56002,96002), Texas Instruments (TMS320Cxx), Dialog Devices(21xx, 210xx). Компания Motorola является лидером по объему производства сигнальных МП, большую часть которых составляют дешевые и достаточно высокопроизводительные 16- и 24-разрядные МП с фиксированной точкой. Первым отечественным сигнальным МП является КМ1813ВЕ1, изготовленный по n-МОП технологии. Он содержит 8-разрядные АЦП и ЦАП, репрограммируемое ПЗУ с УФ стиранием со структурой 192х24 и ОЗУ 40х25. Имеются 4 мультиплексированных аналоговых входа (-2В - +2В), 8 демультиплексированных аналоговых выходов, масштабирующее устройство 22-212. Тактовая частота 6,67 МГц, быстрота работы достигается за счет одновременной работы аналоговой и цифровой части. Система команд содержит 8 арифметических и логических команд, 6 аналоговых команд и две команды условного перехода RNZ и JNZ с переходом по адресу 00h и 20h. Несмотря на предельную простоту, он успешно используется при построении модемов, генераторов, корреляторов, контроллеров для управления быстропротекающими процессами, цифровых и адаптивных фильтров.


8.3 Краткая история развития микропроцессорных БИС

8.3.1 Развитие технологии МП БИС

Intel

Первое поколение

4004 – 1971 г.

История МП началась в 1971 году, когда фирма INTEL (ее название произошло от слов Integrated Elecronics) выпустила первый МП i4004, изготовленный по p-МОП техно­логии с разрешением 10 мкм. Он имел разрядность данных 4 бита, способность адресовать 640 байт памяти, тактовую частоту f=108 кГц и выполнял 60 тыс.оп./сек. Такой процессор уже мог работать в качестве вычислительного ядра калькулятора. Он содержал 2300 транзисторов.

8008 – 1972 г.

В 1972 г. появился первый усовершенствованный восьмиразрядный МП i8008, изготов­ленный также по р-МОП технологии. Он был размещен в корпусе c 16-ю выводами. Выполнял 48 команд, адресовал 16 Кб памяти, f=800 КГц. Имел 7 внутренних 8-разрядных регистра и 7-уровневый внутренний стек.

Второе поколение

8080 – 1974 г.

В 1974 г. появился МП i8080, изготовленный по n-МОП технологии с разрешением 6 мкм, что позволило разместить в кристалле 6000 транзисторов. Процессор требовал трех источников питания (+5,+12,-5 В) и сложной двухтактной синхронизации с частотой 2 МГц. Его полный аналог российского производства КР580ВМ80 подробно рассмотрен выше. В это же время фирмой Motorola был выпущен МП М6800, отличающийся от i8080 тем, что имел одно напряжение питания, более мощную систему прерываний, содержал два аккумулятора, но не имел РОН. Данные для обработки извлекались из внешней памяти и потом возвращались туда же. Команды работы с памятью короче и проще чем в ВМ80, но пересылка занимает больше времени. Преимуществ во внутренней структуре М6800 не выявилось и до настоящего времени. Остались два конкурирующих семейства Intel и Motorola. Однако большую часть как мирового, так и российского рынка занимает продукция фирмы Intel.

Следующим стал процессор i8085 ( f=5МГц, 6500 транзисторов, 370 тыс.оп./с., 3-мкм технология). Он сохранил популярную регистровую архитектуру i8080 и программную совместимость, но в него добавили порт последовательного интерфейса, тактовый генератор и системный контроллер. Напряжение питания одно: +5В.

Z80 – 1977 г.

Часть разработчиков фирмы Intel, не согласных с рядом решений руководства, перешли в фирму Zilog и в 1977 г. создали МП Z80 (российский аналог К1810ВМ80). Этот МП был использован в английском компьютере "Спектрум" фирмы Sincler ,который считался лучшим представителем 8-разрядных МП 2-го поколения.

Третье поколение

8086 – 1978 г.

Это поколение МП фирмы Intel заложило основу современных персональных компьютеров. В 1978 г. был выпущен 16-разрядный процессор i8086. Его данные: f=5 МГц, производительность 330 тыс.оп./с., технология 3мкм, 29 тыс. транзисторов. В нем начала использоваться сегментация памяти и новая схема кодирования команд.

8088 – 1979 г.

Однако слишком сложная и дорогая технология производства этого процессора вынудила фирму Intel c 1979 г. некоторое время выпускать несколько упрощенный вариант под названием i8088, шина данных которого была только 8 бит. Именно этот процессор фирма IBM выбрала для своего первого персонального компьютера модели IBM PC/XT.

80186 – 1980 г.

В 1980 г. создан МП i80186. В нем, по сравнению с i8086, дополнительно включены два независимых скоростных канала ПДП, программируемый контроллер прерываний, генерируются сигналы выбора 7 периферийных устройств. Имеется 16 внутренних программируемых таймеров, два из них имеют выход наружу, остальные могут создавать временные задержки. Очередь команд - 6 байтов (в i8088 - 4 байта). Имеется 10 дополнительных команд, ускоряющих выполнение программ по сравнению с i8086. Однако широкого применения в компьютерах данный процессор не получил.

Четвертое поколение

80286 – 1982 г.

В 1982 г. появился процессор i80286, который был использован фирмой IBM в компьютере PC/AT (AT - Advanced Technology - перспективная технология). Он уже имел 134 тыс. транзисторов (технология 1,5 мкм) и адресовал до 16 Мб физической памяти. Он мог работать в двух режимах: реальном и защищенном. В реальном режиме i80286 работает как i8086 с повышенным быстродействием (f до 20 МГц). Память рассматривается как некоторое число сегментов, каждый из которых содержит 216 байт. Сегменты начинаются с адресов, кратных 16 (младшие 4 адресных бита всегда равны 0). Сегменты могут задаваться в программах произвольно. Адреса сегментов хранятся в сегментных регистрах. В защищенном режиме старший адрес сегмента не вычисляется путем добавления 4-х младших нулей, а извлекается из таблиц, индексируемых с помощью сегментных регистров. Это позволяет работать с большими массивами информации, объем которых превышает объем физической памяти. Если физическая память полностью загружена, то непоместившиеся данные располагаются на винчестере. Кроме того, в защищенном режиме возможна поддержка мультизадачного режима. Для этой цели была создана операционная система OS/2.

В таком режиме процессор может выполнять различные программы в выделенные кванты времени, отведенные для каждой из программ. Пользователю же кажется, что программы выполняются одновременно.

Пятое поколение

80386 – 1985 г.

Первым его представителем был 32-х разрядный МП i80386DX, содержащий 275 тыс. транзисторов, технология 1,5 мкм, адресуемая физическая память 4 Гб. Появились новые регистры, новые 32-битные операции.

Для того, чтобы МП мог выполнять программы, написанные для предыдущих поколений он имеет три режима работы.

После сброса или подачи напряжения питания МП переходит в реальный режим и работает как очень быстрый i8086, но, по желанию программиста, с 32-мя разрядами. Все действия: адресация, обращение к памяти, обработка прерываний выполняется как в i8086. Второй режим - защищенный, включается загрузкой в регистр управления определенного слова состояния. В этом случае МП работает как i80286 в защищенном режиме. Реализуется многозадачность, защита памяти с помощью четырехуровневого механизма привилегий и ее страничной организации. МП работает как несколько виртуальных процессоров с общей памятью, каждый из которых может быть в режимах i8086, i80286 или i80386.

В третьем, виртуальном режиме полностью раскрываются преимущества этого процессора. Здесь полностью используются все 32 разряда адреса и возможна работа с виртуальной памятью. Только с появлением i80386 началось бурное внедрение ОС Windows, так как мощность процессоров предыдущих поколений была для Windows недостаточной.

80386 SX – 1988 г.

В 1988 г. появился процессор i80386SX, который заполнил промежуток между уже устаревшим процессором i80286 и очень дорогим процессором i80386DX. Замена на материнской плате устаревшего процессора i80286 на i80386DX невозможна из-за большей ширины шины данных последнего. Процессор i80386SX такую замену позволяет. Внутренние процессы в i80386SX происходят также как в i80386DX, но связь с "внешней средой" осуществляется только через 16-разрядную шину. В результате, общение происходит в 2 шага по 16 бит, что замедляет работу примерно на 10%. Другое ограничение процессора i80386SX - 24-разрядная адресная шина,что ограничивает размер оперативной памяти до 16Мб. Вслед за рассмотренным МП i80386SX фирма Intel создала и поставила на рынок процессор i80386SL с тактовой частотой 33 МГц, построенный на КМОП структурах, которые обеспечивают минимальный расход электроэнергии. Благодаря этому стали развиваться персональные компьютеры типа Notebook, работающие от батареи.

Шестое поколение

80486 – 1989 г.

Оно появилось в 1989 г. как МП i80486DX. В отличие от МП предыдущих поколений этот МП не представляет что-то принципиально новое.В нем в одном кристалле были скопированы процессор i80386, сопроцессор i80387 и первичный кэш емкостью 8 Кбайт.

Примечание.

Несмотря на доставшуюся от МП i80386 32-разрядную архитектуру, в результате совмещения процессора, сопроцессора и кэша на одном кристалле и других усовершенствований,i80486 при той же тактовой частоте производит вычисления в 3-4 раза быстрее, чем его предшественник.

Фирма Intel все время совершенствовала этот процессор, и были выпущены МП i80486DX2, в котором внешняя тактовая частота удваивается собственным кварцем микросхемы, и i80486DX4, в котором частота умножается на 3. В этих процессорах все команды, для которых не нужна передача данных на внешнюю шину, выполняются в 2 -3 раза быстрее. Только время, затрачиваемое на доступ к оперативной памяти и более медленная периферия снижают скорость работы. Кроме того, в i80486DX4 кэш память увеличена до 16 Кбайт.

Поколения Pentium

Pentium P5 – 1993 г.

В 1993 г. появился i80586, которому было дано имя Pentium (P5). Это был 32 разрядный процессор с внешней тактовой частотой 66 МГц, построенный по субмикронной технологии с КМОП структурой (0,8 мкм), содержащей 3,1 млн. транзисторов. Pentium имеет два 32-битных адресных пространства (логическое и физическое), 64 - разрядную шину данных, 2 конвейерные линии обработки команд, работающие параллельно. Одновременно выполняются два набора команд. Кэш память объемом 16 Кбайт разделена: 8 Кбайт - кэш команд и 8 Кбайт - кэш данных. Содержится новый блок вычислений с плавающей точкой, в котором операции выполняются в 4-8 раз быстрее, чем в i80486.

Р54, Pentium Pro – 1994 г.

В 1994 г. появились процессоры Pentium второго поколения (P54). При почти том же числе транзисторов они выполнялись по технологии 0,6 мкм, что позволило снизить потребляемую мощность. Напряжение питания снижено до 3,3 В. Применено внутреннее умножение частоты. При этом интерфейсные схемы вешней системной шины работают на частотах 50,60,66 МГц, а ядро процессора работает на более высокой частоте (75,90,100,120,133, 150, 166 и 200 МГц). Разделение частот позволяет реализовать достижения технологии изготовления МП, существенно опережающие возможности повышения производительности памяти. Коэффициент умножения (1,5;2;2,5;3)задается комбинацией уровней сигналов на двух управляющих входах. Процессоры с различными значениями f, указанными в маркировке на корпусе, изготавливают по одним и тем же шаблонам. Маркировка частоты наносится после жестких выбраковочных испытаний. В зависимости от астоты, на которой МП полностью прошел выходной контроль.

Параллельно с Pentium развивался и процессор Pentium Pro. Его главное отличие принципа организации вычисления - динамическое исполнение. При этом внутри процессора инструкции могут исполняться не в том порядке, который предполагает программа. Это повышает производительность без увеличения частоты f. Кроме того, применена архитектура двойной независимой шины, повышающая суммарную пропускную способность. Одна шина - системная, служит для общения ядра с основной памятью и интерфейсными устройствами. Другая предназначена исключительно для обмена со вторичным кэшем объемом 256 Кбайт (512 Кбайт), интегрированным в корпусе МП. Для уменьшения нагрева кристалла предусмотрена возможность мгновенного снижения потребляемой мощности приблизительно в 10 раз путем прекращения тактирования большинства узлов процессора. В это состояние МП переходит по сигналу от внутреннего датчика температуры, а также при выполнении команды HALT.

Pentium MMX – 1997 г.

В 1997 г. выпущен процессор Pentium ММХ (Р55С). Технология ММХ представляет собой наиболее существенное улучшение архитектуры процессоров Intel с момента появления i80386. Кристалл Pentium ММХ имеет площадь на 50 % больше чем классический Pentium. Буферные схемы выходных цепей микросхемы работают при напряжении 3,3 В, внутренняя схема - 2,8 В для настольных и 2,45 В для портативных моделей компьютера.

Технология ММХ ориентирована на решение задач мультимедиа, требующих интенсивных вычислений над целыми числами. Подобные задачи решают игровые, коммуникационные, обучающие и другие программы, которые используют графику, звук, трехмерное изображение, мультипликацию и т.п.

Сущность технологии ММХ состоит в появлении в процессоре 8 новых виртуальных 64-разрядных регистров и 57 новых команд для решения задач мультимедиа. Восемь новых регистров являются виртуальными потому, что физически эти регистры являются регистрами сопроцессора. Таким образом сохраняется совместимость с предыдущими поколениями программ.

Pentium II – 1997 г.

В мае 1997 г. на рынке появился Pentium II, изготовленный по 0,3 мкм технологии. Он представляет собой слегка урезанный вариант ядра Pentium Pro с более высокой внутренней тактовой частотой, в которое ввели поддержку ММХ. В этом процессоре применена новая технология - кристалл с ядром процессора и набор кристаллов статической памяти и дополнительных схем, реализующих вторичный кэш, размещены на небольшой печатной плате - картридже. Все кристаллы закрыты общей крышкой и охлаждаются специальным вентилятором.

Внутренняя тактовая частота 233,266,300 МГц, внешняя осталась 66,6 МГц.

Процессор имеет дополнительные режимы пониженного энергопотребления:
1. Sleep ("Спящий режим"), когда он не тактирует свои внутренние узлы, кроме схемы умножителя частоты.
2. Deep sleep ("Глубокий сон"). Возникает при снятии внешних тактовых импульсов. В этом режиме процессор не выполняет никаких функций и потребляемый ток определяется только токами утечки.

Pentium III – 1999 г.

В 1999 г. появился процессор Pentium III с тактовой частотой 600 МГц, содержащий 9,5 млн. транзисторов. По заявлению компании Intel этот процессор позволит получать из Интернет аудио- и видеоинформацию, а также трехмерную графику высочайшего качества. По прогнозам компаний-производителей дальнейшее развитие технологии производства МП будет идти в направлении увеличения плотности транзисторов на кристалле, роста числа слоев металлизации и повышении тактовой частоты, наряду с уменьшением напряжения питания и удельной( на один транзистор) потребляемой электрической и выделяемой тепловой энергии. В настоящее время выпускается процессор Pentium IV тактовая частота которого достигла 3000 МГц.

Технологический предел линейных размеров транзисторов на кристалле, обусловленный физическими ограничениями, составляет около 0,05 мкм. На пути дальнейшей минимизации кроме физических ограничений имеются и экономические. Для каждого следующего поколения микросхем стоимость технологии удваивается. В 1986 г. i80386 выпускался на заводе стоимостью 200 млн. долларов. В настоящее время завод компании Intel стоит 2,4 млрд. долларов. Следовательно, завод, производящий микросхемы по технологии 0,25 мкм будет стоить 10 млрд.долларов. Возрастают сроки изготовления МП. Так процессор Pentium производится за 6 месяцев, а более новый Pentium Pro - за 9 месяцев. Смена поколений МП происходит каждые 2-3 года. С каждым поколением линейные размеры элементов уменьшаются примерно в 1,5 раза. В 2000 г. ширина проводников составляла 0,2 мкм, а в 2006 г. достигла 0,1 мкм, тактовая частота уже превысила 2000 МГц.

Вышеприведенные краткие данные о развитии МП на примере продукции фирмы Intel показывают, как стремительно развивается и совершенствуется производство МП. Ни одна отрасль техники не развивается столь быстро. Об этом очень образно выразился основатель фирмы Intel Гордон Мур: "Если бы автомобилестроение развивалось со скоростью полупроводниковой промышленности, то сегодня "Роллс-Ройс" стоил бы 3 доллара, мог бы проехать полмиллиона миль на одном галлоне бензина и было бы дешевле его выбросить, чем платить за парковку".

В приведенном обзоре рассмотрены процессоры только фирмы Intel. Необходимо отметить, что аналогичный путь развития проходит и технология других фирм, выпускающих процессоры, таких как AMD, Cyrix, Motorola и других. Но ведущим "законодателем мод" в этой борьбе за качество остается Intel.


9 Микропроцессоры и микроЭВМ в информационно-измерительной аппаратуре

9.1 Основные функции МП в измерительной аппаратуре

Наиболее часто используются встроенные МП и МК. Они существенно улучшают характеристики приборов (точность, надежность, экономичность и др.). Применение встроенного МП позволяет однофункциональный прибор превратить в многофункциональный путем объединения нескольких функциональных узлов совместно с коммутирующими устройствами в одном блоке. МП делает такой прибор программно управляемым.

МП повышает точность измерительного прибора за счет автоматической компенсации установки нуля перед началом измерений, автоматического выполнения градуировки (самокалибровки, выполнения самоконтроля), проведения автоматической статистической обработки результатов измерения.

МП расширяет измерительные возможности приборов за счет использования косвенных и совокупных измерений. При косвенных измерениях измеряется не искомый параметр, а другие параметры, с которыми искомый связан функциональной зависимостью. Например, мощность может быть определена путем измерения напряжения и сопротивления и рассчитана по формуле P=U2/R. При использовании метода совокупных измерений одновременно измеряется несколько одноименных физических величин, при которых искомые значения величин находятся путем решения системы уравнений. МП при этом программируется на реализацию необходимых аналитических зависимостей.


9.2 Примеры использования МП в измерительной аппаратуре

9.2.1 Микропроцессорный цифровой частотомер

Для измерения высоких частот используется прямой метод, в котором выбирается определенный интервал времени и подсчитывается число периодов исследуемого сигнала. Точность измерения повышается с увеличением числа периодов N. На низких частотах это потребовало бы слишком большой интервал времени. Поэтому на низких частотах используется косвенный метод. Ширина временных ворот выбирается кратной периоду исследуемого сигнала qTx, ворота заполняются импульсами генератора известной частоты Fсч, и подсчитывается число импульсов n. Оба метода иллюстрирует рис.9-1


Рис.9-1 Временные диаграммы процесса измерения частоты.

Здесь:
а - измеряемый сигнал;
б - сигнал, преобразованный в последовательность импульсов;
в - временной интервал при косвенном измерении;
г - импульсы заполнения при косвенном измерении;
д - временной интервал при прямом измерении;
е - пачка импульсов при прямом измерении.

На рис.9-2 приведена структурная схема прибора для измерения частоты сигнала прямым и косвенным методом под управлением МП, в которой отмечены точки, соответствующие временным диаграммам.


Рис.9-2

Прямой метод

При А0=1 реализуется прямой метод измерения. Мультиплексоры выбирают входы х1. МП создает временные ворота длительностью Т. Если счетчик в этом интервале насчитал N импульсов, то Т=nTx ,или T=n/Fx,отсюда Fx=n/T.

Косвенный метод

При А0=0 выбираются х0 входы мультиплексоров, и реализуется косвенный метод измерения. Формирователь временных ворот содержит делитель частоты с коэффициентом пересчета q=2к, где k выбирается так, чтобы получить число имульсов (график г), обеспечивающее требуемую точность измерения Fx. В интервале qTx уложилось n импульсов qTx=nTсч или q/Fx=n/Fсч, поэтому Fx=qFсч/n.


9.2.2 Широкодиапазонный частотомер

В нем используется гетеродинный метод понижения частоты измеряемого сигнала. Если смешать измеряемый сигнал Fизм с сигналом гетеродина (вспомогательного генератора) F1, то в результате образуются сигналы с частотами Fизм+nF1 и Fизм-nF1. Для понижения частоты используется вариант Fизм-nF1=Fпр, где Fпр - промежуточная частота, выделяемая следующим блоком.


Рис.9-3

ПСЧ - программируемый синтезатор частоты (гетеродин).
УПЧ - усилитель промежуточной частоты.
ЦЧ - цифровой частотомер типа рис.9-2

При работе МП изменяет Fсинт до значения F'синт, при котором

Fизм-F'синт=Fпр. Тогда Fизм=Fпр+nF'синт.


9.2.3 Измерительный генератор с МП управлением

Наиболее часто используются функциональные генераторы, вырабатывающие сигналы различной формы (треугольные, прямоугольные, синусоидальные и другие) с нормируемыми метрологическими характеристиками. Частотный дипазон таких генераторов 10-6 Гц - 50*106 Гц. На рис.9-4 показана структурная схема такого генератора.


Рис.9-4

Здесь БС - программируемый блок счетчиков, ГТИ - программируемый генератор тактовых импульсов.

После ввода оператором функции f(t) для генерирования сигнала той же формы, МП вычисляет отсчеты f(ti) на интервале одного периода с заданной частотой выборки. Отсчеты записываются в ОЗУ. Выходной сигнал ГТИ поступает на БС, где формируется адрес ОЗУ.


9.2.4 Цифровые фильтры

Цифровой фильтр - устройство, осуществляющее пробразование одного дискретного сигнала xn в другой дискретный сигнал yn, причем сами сигналы xn и yn представляют собой двоичные цифровые коды.

Аналоговый фильтр представляет собой частотно избирательную цепь, осуществляющую некоторое линейное преобразование над непрерывным входным сигналом U1(t) в непрерывный выходной сигнал U2(t). В отличие от него, цифровой фильтр выполняет преобразование входной цифровой последовательности x(nT) в выходную цифровую последовательность y(nT). Рассмотрим преобразование аналогового фильтра в цифровой на примерах простейших фильтров.

Простейший аналоговый фильтр ВЧ представляет собой RC-цепь (рис 9-5).


Рис.9-5

Определим соотношение между входным и выходным напряжением.

U2(t)=i(t)*R=RC*d(U1-U2)/dt (1)

Представим U1(t) и U2(t) соответствующими цифровыми последовательностями U1=x(nT) и U2=y(nT), тогда:

Подставив (2) в (1), получим:

Обозначим

,

тогда

,

отсюда

.

Полученное выражение определяет алгоритм расчета выходного сигнала фильтра Yn на n-ом шаге квантования в зависимости от его значения на предыдущем n-1 -ом шаге, значений входного сигнала Xn, Xn-1 и шага дискретизации τ. Определим переходную характеристику фильтра ВЧ.

Если выбрать шаг дискретизации τ=1, то получим

X(nT)=1 при n>=0,X(nT)=0 при n<0.

При более мелком шаге τ=0,125 имеем

При использовании аналогового фильтра решение его дифференциального уравнения дает

На рис.90-6 приведены значения выходного сигнала, рассчитанного по формулам (3), (4) и (5) и соответствующие графики.


Рис.9-6

Можно заметить,что с уменьшением интервала дискретизации τ переходная характеристика цифрового фильтра приближается к переходной характеристике аналогового фильтра.

Простейший аналоговый фильтр НЧ, изображен на рис 9-7.


Рис 9-7

Он описывается уравнением:

Отсюда

Перейдем к приращениям:

и, окончательно:

Можно показать, что и в этом случае при уменьшении τ, переходная характеристика цифрового фильтра неограниченно приближается к переходной характеристике аналогового фильтра.

В цифровых фильтрах все сводится к операциям умножения на некоторые коэффициенты и сложения. Вышерассмотренные фильтры являются фильтрами первого порядка. Лучшие результаты дают фильтры более высоких порядков, в которых для вычисления выходной величины Yn используются значения х и у, задержанные на несколько шагов.

Вычисление такого выражения очень просто программируется и выполняется на МП. Задержанные сигналы размещаются в стеке.


10 Тестирование микропроцессорных систем

10.1 Тестирование статическими сигналами

В микропроцессорных системах потоки данных апериодичны, длительности сигналов изменяются, что вызывает большие затруднения при тестировании и диагностике - определении причины появления ошибок. Один из способов преодолеть эти затруднения - тестировать систему в статике. Для МП К580ВМ80 это выполняется следующим образом. МП не впаивается в плату, а устанавливается в панель. При тестировании МП извлекается, и вставляется переходная колодка имитации и индикации сигналов. К выводам адресной шины подключаются тумблеры, к шине данных - тумблеры через схемы с тремя состояниями и светодиоды через логические элементы с открытым коллектором. Набирая тумблерами необходимые адреса и выходные сигналы МП, можно протестировать систему.


10.2 Автодиагностика микропроцессорных систем

Автодиагностика - это встроенная диагностика, основанная на использовании внутренних диагностических программ. Эти программы могут быть самозапускаемыми или вызываемыми пользователем системы. Они закладываются при проектировании микропроцессорной системы.


10.3 Логические анализаторы

Тестирование статическими сигналами - это медленный и не всегда применимый процесс. Более универсальным является применение специальных приборов - логических анализаторов.


10.3.1 Анализаторы логических состояний (синхронный режим)

Они выпускаются 8-, 12-, 16- и 32-х разрядными. Выходная информация выдается в виде таблиц единиц и нулей, восьмеричных или шестнадцатиричных кодов. Анализатор подключается к тестируемой шине, и на табло или дисплей выдается таблица n состояний шины, начиная с заданного состояния, или n предшествующих состояний. Строятся подобные анализаторы по структурной схеме рис.10-1.


Рис.10-1

К0-К15 - компараторы входных сигналов;
R - потенциометр для установки уровня компарирования;
KC - компаратор слов;
Кл - клавиатура ввода слова;
ФУС - формирователь управляющего сигнала;
Рг0-Рг15 - сдвиговые регистры {модуль 2 глава 7.2} для записи 16-ти значений i-го входа;
f:n - делитель частоты; БПр - блок преобразования.

В начале работы логического анализатора на клавиатуре набирается слово, начиная с которого производится анализ. При совпадении кода на выходах К0-К15 и набранного кода КС выдает импульс, под воздействием которого ФУС формирует управляющие сигналы УС1 и УС2. При поступлении каждого тактового импульса ТИ на выходе счетчика - делителя появляется счетный импульс УС1*ТИ. После поступления n тактовых импульсов конъюнктор &2 закрывается, и запись в регистры прекращается. Блок преобразования из n выходных значений регистров Рг0-Рг15 формирует на экране дисплея таблицу, содержащую n строк.


10.3.2 Анализаторы логических временных диаграмм (асинхронный режим)

Такие анализаторы сканируют входные сигналы с частотой, значительно превосходящей частоту сигналов. Это позволяет не только определять наличие или отсутствие сигнала в каждом тактовом периоде, но и исследовать динамику изменения, обнаруживать искажения фронта, кратковременные пики, провалы и т.д. Анализаторы асинхронного режима тактируются значительно большей внутренней частотой. Выпускаются приборы с f=20, 50, 100, 200 МГц. В них применяются дополнительные триггерные схемы фиксации ложных импульсов до 5 нс, что позволяет значительно легче обнаруживать такие импульсы.


10.4 Внутрисхемные эмуляторы

Эмуляция - процесс, в котором одна система используется для воспроизведения свойств другой системы. Для организации эмуляции различных компонентов разрабатываемого микропроцессорного устройства используются внутрисхемные эмуляторы. Они предназначены для организации комплексной отладки разработки. Промышленность выпускает эмуляторы в виде автономных приборов. Они эмулирют поведение микропроцессора, запоминающих устройств, периферийных устройств.

Внутрисхемный эмулятор может работать в режимах опроса состояния различных узлов МПС, пошагового исполнения программы пользователя. С его помощью проверяются ядро МПС, магистрали, выполняются тесты ПЗУ и ОЗУ. Наилучший вариант тестирования - объединение методов внутрисхемной эмуляции и сигнатурного анализа.


10.5 Сигнатурный анализ

Сигнатура - это число состоящее из 4-х знаков шестнадцатиричного кода и условно, но однозначно характеризующее определенный узел контролируемого устройства. Сигнатура определяется на заводе - изготовителе прибора и указывается в отдельных точках схемы (рис.10-2) или в инструкции к прибору.


Рис.10-2 Сигнатуры, указываемые на схеме устройства

Сигнатура формируется из испытательного сигнала (тест-последовательности), вырабатываемого МП. На вход какого-либо узла подаетя тест-последовательность, состоящая не менее чем из 16 нулей и единиц. С выхода узла (контролируемой точки) снимается уже преобразованная последовательность и подается на вход сигнатурного анализатора. Сигнатурный анализатор содержит блок формирования сигнатуры БФС (рис.10-3), состоящий из 16 триггеров, связанных между собой через сумматоры по модулю 2. При работе анализатора выполняется операция деления полиномов. Входная последовательность образует делимое, схема БФС - делитель, а результат, зафиксированный в триггерах после окончания тест-последовательности, представляет собой остаток от деления. Если тест-последовательности на заводе-изготовителе и у потребителя, проводящего тест, одинаковы, а также одинаковые БФС, то при проверке исправного блока получаемая сигнатура совпадает с сигнатурой, указанной в документации.


Рис.10-3

Вероятность получения одинаковых сигнатур для двух двоичных последовательностей, отличающихся друг от друга одним битом, равна нулю, а отличающихся несколькими ошибочными битами равна 0,00001526. Иначе говоря, достоверность обнаружения ошибки >=99,998%. Проверка отдельных узлов устройства сводится к определению сигнатуры на выходе узла. Если она совпадает с заводской - узел исправен.


11 Обеспечение помехозащищенности микропроцессорных систем

11.1 Подавление помех по первичной питающей сети

При разработке микропроцессорных систем необходимо обращать особое внимание на защиту от помех, которые приводят к сбоям в работе. Значительная часть помех проникает из питающей сети. МПС, хорошо отлаженная в лабораторных условиях,может оказаться совершенно неработоспособной в производственных условиях из-за помех. Помехи возникают при резких изменениях сетевой нагрузки, например, при включении мощного электродвигателя, печи, сварочного аппарата. Поэтому следует по возможности осуществлять развязку от таких источников помех по сети. На рис.11-1 показаны различные варианты подключения устройств,в состав которых входит микропроцессор.Найлучший вариант-это питание МПС и потребителей ,создающих мощные импульсы тока.(двигателей).


Рис.11-1

Для подавления кратковременных помех устанавливается сетевой фильтр рис.11-2.


Рис.11-2

В некоторых случях необходимо вводить электростатический экран (например,обычную водопроводную трубу, соединенную с заземленным корпусом щита питания) для прокладки внутри него сетевых проводов.


11.2 Подавление сетевых помех в блоке питания

Несмотря на правильное подключение, электростатический экран и наличие сетевого фильтра, помехи все же частично проникают на сетевой ввод прибора. За счет емкостной связи между сетевой и вторичной обмотками имульсные помехи проходят через силовой трансформатор и попадают на выпрямитель и далее.

Методы подавления:
1. Первичная и вторичная обмотки силового трансформатора располагаются на разных катушках. Это значительно уменьшает межобмоточную емкостную связь, но снижает кпд трансформатора.
2. Обмотки располагаются на одной катушке, но разделяются экраном из медной фольги толщиной не менее 0,2 мм, который соединяется с корпусной землей. Экран ни в коем случае не должен быть короткозамкнутым!
3. Первичная обмотка полностью заключается в экран (не короткозамкнутый), который заземляется.
4. Первичная и вторичная обмотки заключаются в отдельные экраны, и между ними размещается разделительный экран. Все экраны заземляются. Параллельно первичной обмотке подключается цепочка из последовательно соединенных С=0,1 мкФ и R=100 Ом для гашения энергии в момент выключения.

11.3 Правила заземления

В конструктивно-законченных блоках всегда имеются два типа шин «земли» - корпусная и схемная.

Корпусная шина по правилам техники безопасности в обязательном порядке подключается к шине заземления, проложенной в помещении. Схемная шина («земля» схемы прибора) не должна соединяться с корпусной, а для нее должен быть отдельный зажим, изолированный от корпуса. Если в систему входит несколько устройств, связанных информационными линиями, то далеко не безразлично, как их корпусные и схемные шины «земли» подключены к шине «земли» помещения.

При неправильном соединении импульсные напряжения, порождаемые уравнивающими токами по шине «земли», будут фактически приложены ко входам устройств, что может вызвать их ложное срабатывание.

Наименьшие взаимные помехи получаются в том случае, когда схемные шины «земли» объединяются в одной точке , а корпусные - в другой точке (рис.11-3). Расстояние между точками подбирается экспериментально. В некоторых случаях точка А может не подключаться к шине земли помещения.


Рис.11-3


11.4 Подавление помех по цепям вторичного электропитания

В моменты переключения интегральных схем и в двухтактных выходных схемах возникают большие броски тока. Из-за конечной индуктивности шин питания на платах они вызывают импульсы напряжения. Если шины тонкие, и нет развязывающих емкостей, то на «дальнем» конце шины возникают импульсы с амплитудой до 2В! Уровень таких импульсов соответствует логической единице, что вызывает сбои. Для устранения этого эффекта необходимо выполнить следующие рекомендации:
1. Шины питания и земли на платах должны иметь минимальную индуктивность. Для этого им придается решетчатая структура, покрывающая всю свободную поверхность платы.
2. Подключение внешних шин питания и земли к плате производится через несколько контактов, равномерно распределенных на разъеме.
3. Производится подавление помех вблизи мест их возникновения. Для этого около каждой ТТЛ схемы устанавливается конденсатор С=0,02 мкФ для устранения высокочастотных помех, и на группу из 10-15 схем дополнительно устанавливается электролитический конденсатор С=100 мкФ.


[ Теория ] [ Справочник ] [ Практикум ] [ Контроль знаний ] [ Об ЭУМК ]